1、要求平台主控芯片为Xilinx Artix-7 FPGA, 包含不少于101,440个逻辑单元；片上Ram容量不低于4,860Kb，并能运行MIPS和miniLA指令； 自主设计的CPU需可实际运行openharmony lite-OS系统,至少240个DSP运算单元和6个时钟管理模块（CMT），FPGA片内集成AD转换器，采样率不低于1M，精度不低于12bit； 2、要求板上时钟不低于100MHz 3、要求支持配置方式支持USB-JTAG和SPI Flash 4要求板载存储器需包含有：DDR至少512MByte，SRAM不少于2MByte，数据位宽不少于48-bit, 板载SPI Flash,板载SD卡槽 5、要求板载外设**包含有：开关至少24个，LED灯至少24个，按键至少5个，4x4键盘不少于1个，七段数码管不少于8个 6、要求板载音视频**含有：板载RGB 565 VGA接口，板载蜂鸣器 7、要求板载通讯**含有：板载至少一个USB转串口、板载100M以太网接口 8、要求扩展连接器IO不少于2个Pmod；需预留Firefly高速接口可以做扩展，且拓展连接器需支持多种配套子卡，以便后续拓展。另外需提供busblaster下载方案，用户可用OpenOCD进行对自主设计的CPU的调试。并可以支持到操作系统的控制。 9、必须提供涵盖计算机组成原理课内实验和计算机组成原理课程设计实验包，以及实验课程指导书，指导书需提供工程、文档、源码。 10、必须提供课程实验**包，包含学生包和教师包，其中学生包提供支持学生实验的必要资料如组成课程设计的汇编器、参考源码等。教师包，提供全部参考工程，组成设计汇编源程序。所有IP核的网表文件。 11、提供数字逻辑电路、计算机组成、X86指令接口实验、计算机综合设计实验的实验平台使用手册 12、提供Xilinx 官方Vivado开发流程 13、提供配套平台不少于8个中文版实验与详细使用资料：包含vivado设计流程，IP集成环境使用及硬件调试流程 ，流水灯实验、4x4键盘实验、串口实验、VGA显示实验、Micorblaze嵌入式软核开发流程。 14、按照套数提供Xilinx Vivado正式版开发工具 15、提供免费、不限次数基础数字逻辑相关FPGA开发设计培训 16、需提供课程配套的MOOC**以供学生自学 17、支持线上开源习题库EGO-LINK社区联动学习； 18、支持Scaleda国产EDA设计工具。 19、提供原厂售后服务承诺 20、需提供以下课程以及配套实验资料： 1) 数字逻辑电路实验及课程资料(包含数字逻辑电路设计及数字系统设计)、 2) 计算机组成原理课程实验及课程资料(包含CPU设计所需要的运算器、存储器设计等) 3) 基于MIPS架构的计算机组成原理课程设计课程**包（包含单周期Minisys-1 CPU设计） 4) 基于MIPS架构的计算机系统综合设计课程**包（包含57条或者61条指令的流水CPU Minisys-1的设计） 5) 基于miniRV CPU设计实验,并需支持miniLA指令集 6) openharmony lite-OS系统开发与移植教程 7) 基于MIPS的操作系统开发教程 8) 基于x86指令集的接口实验教程

按行业标准提供服务