清华大学2024年9至12月政府采购意向
****2024年9至12月政府采购意向
发布时间：2024-10-09 14:48:58 次
政府采购意向公告
****清华大
学
202
4
年
9
至
1
2
月政府采购意向
政府
采购意向
为便****政府采购信息
，
根据
《
财政部关于开展政
府采购意向公开工作的通知
》
（
财库
〔
2020
〕
10
号
）
等有关规定
，
现
将
****
****
2024
年
9
至
12
月政府采购意向
采购意向公开
如下：
序
号
采
购
项
目
名
称
采购品目
采购需求概况
预算
金额
（万
元）
预计采
购时间
备注
1
芯
片
集
成
开
发
及
功
能
验
证
A****069
9
其他试验仪
器及装置
一
、
1
、
单套系统包含
4
颗
VU19P
FPG
A
器件
，
可多机级联扩展容量
，
每
个
FPG
A
提供不少于
1800
个通用
IO
，单端通
用
I
O
支持不低
于
1.4Gbp
s
高速时分复
用
，
24
对高速串行
IO
，
支持通过
FPGA
GT
Y
实现不低
于
12.5Gbp
s
的高速时分
复用；
2
、
支持通过
USB3
和
PCIe
配
置系统和调试逻辑功能，单套系统每
个
FPGA
都内置不低于
8GB
DDR4
的逻
辑调试模块，支持独立调试，配套软
件支持采用
VCS
作为前端编译，支持
307.76
2024-10
板
高级
HDL
语言结构以及保证流程移植
的一致性；
3
、
配套的逻辑分割软件
内置
FPGA
综合引擎，不依赖第三
方
FPGA
综合工具
，
配套软件支持基于时
序驱动的
RTL
级自动逻辑分割和系统
级时序优化；配套软件工具支持设计
逻辑分割前和分割后系统级原理图和
准确时序反标，配套软件内置支
持
CDPL
分布式并行运行设计编译
、
逻辑
分割
、
FPGA
综合和布局布线
；
4
、
支
持软硬件集成协调验证功能，支持采
用
VCS
作为
RTL
前端编译工具，加速
从
ASIC
到
FPGA
的移植，保证
HDL
解
析的一致性
，
配套软
件
ProtoCompile
r
集成
RTL
级自动逻辑分割和性能优
化
、
内置
FPGA
综合引擎
、
内置支持多
种跨
FPGA
调试功能；
5
、基于
HT3
和
MGB2
的 接 口 子 卡 支
持
PCIe/USB/MIPI/
UFS/Ethernet
等高
速接口的原型验证。
本次公开的****政府采购工作的初步安排
，
具体采
购项目情况以相关采购公告和采购文件为准。
****
2024-10-09
附件下载：
招标导航更多>>
工程建筑
交通运输
环保绿化
医疗卫生
仪器仪表
水利水电
能源化工
弱电安防
办公文教
通讯电子
机械设备
农林牧渔
市政基建
政府部门
换一批
换一批